free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶：為給您持續(xù)提供一對(duì)一優(yōu)質(zhì)服務(wù)，即日起，元器件訂單實(shí)付商品金額<300元時(shí)，該筆訂單按2元/SKU加收服務(wù)費(fèi)，感謝您的關(guān)注與支持！
電子產(chǎn)業(yè)一站式服務(wù)平臺(tái)
注冊(cè)新人禮包
我的訂單
聯(lián)系客服
    首頁(yè)產(chǎn)品索引MC100EP14

    MC100EP14

    購(gòu)買(mǎi)收藏
    5 Differential, ECL / HSTL, 3.3 V / 5.0 V

    制造商：ON

    中文數(shù)據(jù)手冊(cè)

    產(chǎn)品信息

    The MC100EP14 is a low skew 1-to-5differential driver, designed with clock distribution in mind, accepting two clock sources into an inputmultiplexer. The ECL/PECL input signals can be either differential or single-ended (if the V
    output is used). HSTL inputs can be used when the LVEP14 is operating under PECL conditions.
    The EP14 specifically guarantees low output-to-output skew. Optimal design, layout, and processing minimize skew within a device and from device to device.
    To ensure that the tight skew specification is realized, both sides of any differential output need to be terminated even if only one output is being used. If an output pair is unused, both outputs may be left open (unterminated) without affecting skew.
    The common enable (ENbar) is synchronous, outputs are enabled/disabled in the LOW state. This avoids a runt clock pulse when the device is enabled/disabled as can happen with an asynchronous control. The internal flip flop is locked on the falling edge of the input clock, therefore all associated specification limits are referenced to the negative edge of the clock input.
    The VBB pin, an internally generated voltage supply, is available to this device only. For single-ended input conditions, the unused differential input is connected to VBB as a switching reference voltage. VBB may also rebias AC coupled inputs. When used, decouple VBB and VCC via a 0.01 uF capacitor and limit current sourcing or sinking to 0.5 mA. When not used, VBB should be left open.
    • 400 ps Typical Propagation Delay
    • 100 ps Device-to-Device Skew
    • 25 ps Within Device Skew
    • Maximum Frequency > 2 GHz Typical
    • The 100 Series Contains Temperature Compensation
    • PECL and HSTL Mode: V
    • = 3.0 V to 5.5 V with V
    • = 0 V
    • NECL Mode: V
    • = 0 V with V
    • = -3.0 V to -5.5 V
    • Open Input Default State

    電路圖、引腳圖和封裝圖

    在線購(gòu)買(mǎi)

    型號(hào)制造商描述購(gòu)買(mǎi)
    MC100EP14DTR2GONMC100EP14 是一款低歪曲率 1:5 差分驅(qū)動(dòng)器，在設(shè)計(jì)時(shí)考慮到時(shí)鐘分配，將兩個(gè)時(shí)鐘源集中到一個(gè)輸入 多路復(fù)用器中。ECL/PECL 輸入信號(hào)可以是差分或單端的（若使用 VBB 輸出）。當(dāng) LVEP14 在 PECL 條件下運(yùn)行時(shí)，可使用 HSTL 輸入。EP14 專(zhuān)門(mén)保證低輸出到輸出歪曲率。最優(yōu)的設(shè)計(jì)、布局和處理可最大程度地降低器件內(nèi)部以及器件之間的歪曲率。為了確保達(dá)到嚴(yán)格的歪曲率規(guī)范，即使只使用一個(gè)輸出，差分輸出的兩端也都需要端接。如果未使用輸出對(duì)，則兩個(gè)輸出都可以保持開(kāi)路（無(wú)端接），而不影響歪曲率。公共啟用 (ENbar) 是同步的，輸出在低電平狀態(tài)下啟用/禁用。這樣可避免在啟用/禁用設(shè)備時(shí)出現(xiàn)欠幅時(shí)鐘脈沖，這種情況可能發(fā)生在異步控制中。內(nèi)部觸發(fā)器在輸入時(shí)鐘的下降沿被鎖定，因此所有相關(guān)規(guī)格限制都參考時(shí)鐘輸入的負(fù)沿。僅為此器件提供 VBB 引腳，即內(nèi)部產(chǎn)生的供應(yīng)電壓。對(duì)于單端輸入情況，將未使用的差分輸入連接至 VBB，作為開(kāi)關(guān)參考電壓。VBB 還可重新偏置交流耦合輸入。使用時(shí)，通過(guò) 0.01 uF 電容器對(duì) VBB 和 VCC 進(jìn)行去耦合，并將源電流或汲電流限制為 0.5 mA。不使用時(shí)，VBB 應(yīng)保持開(kāi)路。 立即購(gòu)買(mǎi)
    MC100EP14DTGONMC100EP14 是一款低歪曲率 1:5 差分驅(qū)動(dòng)器，在設(shè)計(jì)時(shí)考慮到時(shí)鐘分配，將兩個(gè)時(shí)鐘源集中到一個(gè)輸入 多路復(fù)用器中。ECL/PECL 輸入信號(hào)可以是差分或單端的（若使用 VBB 輸出）。當(dāng) LVEP14 在 PECL 條件下運(yùn)行時(shí)，可使用 HSTL 輸入。EP14 專(zhuān)門(mén)保證低輸出到輸出歪曲率。最優(yōu)的設(shè)計(jì)、布局和處理可最大程度地降低器件內(nèi)部以及器件之間的歪曲率。為了確保達(dá)到嚴(yán)格的歪曲率規(guī)范，即使只使用一個(gè)輸出，差分輸出的兩端也都需要端接。如果未使用輸出對(duì)，則兩個(gè)輸出都可以保持開(kāi)路（無(wú)端接），而不影響歪曲率。公共啟用 (ENbar) 是同步的，輸出在低電平狀態(tài)下啟用/禁用。這樣可避免在啟用/禁用設(shè)備時(shí)出現(xiàn)欠幅時(shí)鐘脈沖，這種情況可能發(fā)生在異步控制中。內(nèi)部觸發(fā)器在輸入時(shí)鐘的下降沿被鎖定，因此所有相關(guān)規(guī)格限制都參考時(shí)鐘輸入的負(fù)沿。僅為此器件提供 VBB 引腳，即內(nèi)部產(chǎn)生的供應(yīng)電壓。對(duì)于單端輸入情況，將未使用的差分輸入連接至 VBB，作為開(kāi)關(guān)參考電壓。VBB 還可重新偏置交流耦合輸入。使用時(shí)，通過(guò) 0.01 uF 電容器對(duì) VBB 和 VCC 進(jìn)行去耦合，并將源電流或汲電流限制為 0.5 mA。不使用時(shí)，VBB 應(yīng)保持開(kāi)路。 立即購(gòu)買(mǎi)

    技術(shù)資料

    標(biāo)題類(lèi)型大小（KB）下載
    AC Characteristics of ECL DevicesPDF896 點(diǎn)擊下載
    ECL Clock Distribution TechniquesPDF54 點(diǎn)擊下載
    Interfacing Between LVDS and ECLPDF121 點(diǎn)擊下載
    Designing with PECL (ECL at +5.0 V)PDF102 點(diǎn)擊下載
    The ECL Translator GuidePDF142 點(diǎn)擊下載
    Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 點(diǎn)擊下載
    ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 點(diǎn)擊下載
    Storage and Handling of Drypack Surface Mount DevicePDF49 點(diǎn)擊下載

    應(yīng)用案例更多案例

    系列產(chǎn)品索引查看所有產(chǎn)品

    MIC2776MC100EP16MMBFJ270MOC3042M
    MC74LVX4245MC10EP31MJF15030MCP9600
    MCP1631VHVMIC1815MJW21196MJE15032
    MMBT3904LT1GMIC3201MC74ACT259MMBF5457
    MCP4811MC33063AMC74HC74AMCP3914
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號(hào)工商網(wǎng)監(jiān)認(rèn)證 工商網(wǎng)監(jiān) 營(yíng)業(yè)執(zhí)照