free性丰满hd毛多多,久久综合给合久久狠狠狠97色69 ,欧美成人乱码一区二区三区,国产美女久久久亚洲综合,7777久久亚洲中文字幕

尊敬的客戶：為給您持續(xù)提供一對一優(yōu)質服務，即日起，元器件訂單實付商品金額<300元時，該筆訂單按2元/SKU加收服務費，感謝您的關注與支持！
電子產業(yè)一站式服務平臺
注冊新人禮包
我的訂單
聯系客服
    首頁產品索引MC100EP210S

    MC100EP210S

    購買收藏
    5 Differential, Dual LVDS, 2.5 V

    制造商：ON

    產品信息

    The MC100EP210S is a low skew 1-to-5 dual differential driver, designed with LVDS clock distribution in mind. The LVDS or LVPECL input signals are differential and the signal is fanned out to five identical differential LVDS outputs. The EP210S specifically guarantees low output-to-output skew. Optimal design, layout, and processing minimize skew within a device and from device to device. Two internal 50-ohm resistors are provided across the inputs. For LVDS inputs, VTA and VTB pins should be unconnected. For LVPECL inputs, VTA and VTB pins should be connected to the V
    (V
    - 2.0 V) supply.
    Designers can take advantage of the EP210S performance to distribute low skew LVDS clocks across the backplane or the board.
    Special considerations are required for differential inputs under No Signal conditions to prevent instability.
    • 20 ps Typical Output-to-Output Skew
    • 85 ps Typical Device-to-Device Skew
    • 550 ps Typical Propagation Delay
    • The 100 Series contains temperature compensation.
    • Maximum Frequency > 1 Ghz
    • Operating Range: V
    • = 2.375 V to 2.625 V with V
    • = 0 V
    • Internal 50Ω Input Termination Resistors
    • LVDS Input/Output Compatible
    • Pb-Free Packages are Available

    電路圖、引腳圖和封裝圖

    在線購買

    型號制造商描述購買
    MC100EP210SMNGONMC100EP210S 是一款低歪曲率 1:5 雙路差分驅動器，在設計時考慮到了 LVDS 時鐘分配。LVDS 或 LVPECL 輸入信號為差分信號，并且信號被分配為五個相同的差分 LVDS 輸出。EP210S 可特別保證低輸出-輸出歪曲率。優(yōu)化的設計、布局和處理最大程度降低了器件內和器件到器件的歪曲率。整個輸入提供兩個內部 50 歐姆電阻。對于 LVDS 輸入，應斷開 VTA 和 VTB 引腳的連接。對于 LVPECL 輸入，應將 VTA 和 VTB 引腳連接至 VTT（VCC-2.0 V）電源。設計人員可充分利用 EP210S 的性能，在底板或主板上分配低歪曲率 LVDS 時鐘。在無信號條件下，應對差分輸入進行特別考慮以防止不穩(wěn)定。 立即購買
    MC100EP210SMNR4GONMC100EP210S 是一款低歪曲率 1:5 雙路差分驅動器，在設計時考慮到了 LVDS 時鐘分配。LVDS 或 LVPECL 輸入信號為差分信號，并且信號被分配為五個相同的差分 LVDS 輸出。EP210S 可特別保證低輸出-輸出歪曲率。優(yōu)化的設計、布局和處理最大程度降低了器件內和器件到器件的歪曲率。整個輸入提供兩個內部 50 歐姆電阻。對于 LVDS 輸入，應斷開 VTA 和 VTB 引腳的連接。對于 LVPECL 輸入，應將 VTA 和 VTB 引腳連接至 VTT（VCC-2.0 V）電源。設計人員可充分利用 EP210S 的性能，在底板或主板上分配低歪曲率 LVDS 時鐘。在無信號條件下，應對差分輸入進行特別考慮以防止不穩(wěn)定。 立即購買
    MC100EP210SFAR2GONMC100EP210S 是一款低歪曲率 1:5 雙路差分驅動器，在設計時考慮到了 LVDS 時鐘分配。LVDS 或 LVPECL 輸入信號為差分信號，并且信號被分配為五個相同的差分 LVDS 輸出。EP210S 可特別保證低輸出-輸出歪曲率。優(yōu)化的設計、布局和處理最大程度降低了器件內和器件到器件的歪曲率。整個輸入提供兩個內部 50 歐姆電阻。對于 LVDS 輸入，應斷開 VTA 和 VTB 引腳的連接。對于 LVPECL 輸入，應將 VTA 和 VTB 引腳連接至 VTT（VCC-2.0 V）電源。設計人員可充分利用 EP210S 的性能，在底板或主板上分配低歪曲率 LVDS 時鐘。在無信號條件下，應對差分輸入進行特別考慮以防止不穩(wěn)定。 立即購買
    MC100EP210SFAGONMC100EP210S 是一款低歪曲率 1:5 雙路差分驅動器，在設計時考慮到了 LVDS 時鐘分配。LVDS 或 LVPECL 輸入信號為差分信號，并且信號被分配為五個相同的差分 LVDS 輸出。EP210S 可特別保證低輸出-輸出歪曲率。優(yōu)化的設計、布局和處理最大程度降低了器件內和器件到器件的歪曲率。整個輸入提供兩個內部 50 歐姆電阻。對于 LVDS 輸入，應斷開 VTA 和 VTB 引腳的連接。對于 LVPECL 輸入，應將 VTA 和 VTB 引腳連接至 VTT（VCC-2.0 V）電源。設計人員可充分利用 EP210S 的性能，在底板或主板上分配低歪曲率 LVDS 時鐘。在無信號條件下，應對差分輸入進行特別考慮以防止不穩(wěn)定。 立即購買

    技術資料

    標題類型大?。↘B）下載
    AC Characteristics of ECL DevicesPDF896 點擊下載
    ECL Clock Distribution TechniquesPDF54 點擊下載
    Interfacing Between LVDS and ECLPDF121 點擊下載
    Designing with PECL (ECL at +5.0 V)PDF102 點擊下載
    The ECL Translator GuidePDF142 點擊下載
    Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 點擊下載
    ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 點擊下載
    Storage and Handling of Drypack Surface Mount DevicePDF49 點擊下載

    應用案例更多案例

    系列產品索引查看所有產品

    MC74ACT125MCP9803MC74VHC157MCK12140
    MOC3061MMIC2292MIC4468MC74HC4020A
    MTCH6102MJ11015MMBFJ110MAT03
    MC10EP05MIC4127MTCH650MCP7940N
    MC74AC138MIC38C42MC100EP131MC10H123
    Copyright ?2012-2025 hqchip.com.All Rights Reserved 粵ICP備14022951號工商網監(jiān)認證 工商網監(jiān) 營業(yè)執(zhí)照